



Norwegian University of Science and Technology
Faculty of Information Technology, Mathematics and Electrical Engineering
The Department of Computer and Information Science

TDT4160

DATAMASKINER GRUNNKURS

EKSAMEN

15. AUGUST, 2011, 09:00–13:00

Kontakt under eksamen:

Gunnar Tufte 97402478

Tillate hjelpemidler:

D.

Ingen trykte eller håndskrevne hjelpemidler tillatt.


Bestemt, enkel kalkulator tillatt.

Målform:

Bokmål

OPPGAVE 1: DIGITALT LOGISK NIVÅ (25%)

I Figur 1 er EPROM, RAM og en bryter (SW 1) koblet til en felles buss. Programmet (ZX81) starter når SW 1 aktiveres. EPROM og RAM har aktivt lavt (logisk "0") CS (Chip Select)-signal.



Figur 1: Adressedekoding.

- Hvilken enhet adresseres viss følgende adresser legges ut på adressebussen?
 - hex(2AAA)
 - hex(4F00)
 - hex(9000)
- Ut fra informasjonen i figur 1, benytter systemet avbrudd (interrupt) eller polling for å starte programmet (ZX81)? Begrunn svaret.
- Angi alle adresseområder som ikke er i bruk.

OPPGAVE 2: MIKROARKITEKTUR OG MIKROINSTRUKSJONER (25%)

Bruk vedlagte diagram i figur 4, figur 5, figur 6, figur 7, figur 8 og figur 9 for IJVM til å løse oppgavene.

- a. Forklar funksjonen til boksen "MPC" i figur 4.
- b. Lag mikroinstruksjon(er) for følgende IJVM-operasjon: last register "TOS" med innholdet i register "H" + 1.

Se vekk fra Addr- og J-felta i mikroinstruksjonsformatet. Angi korrekte bit for ALU, C, Mem og B gitt i Figur 5.

- c. Følgende innhold i registrene er gitt:

"SP" inneholder: hex(0001),
"LV" inneholder: hex(FF05),
"CPP" inneholder: hex(0003),
"TOS" inneholder: hex(0004),
"OPC" inneholder: hex(0005),
"H" inneholder: hex(FF0A).


Hva inneholder TOS etter at de to oppgitte mikroinstruksjoner er utført? Se vekk fra bit i mikroinstruksjonsformatet som ikke er oppgitt. Gi svaret i hex format.

1: ALU: 010100, C: 100000000, Mem: 000 og B: 1000
2: ALU: 111101, C: 001000000, Mem: 000 og B: 0101

- d. Er det mulig å utvide antall ALU-funksjoner med eksisterende MIR? Begrunn svaret.


OPPGAVE 3: INSTRUKSJONSSETT ARKITEKTUR (ISA)(25%)

For en tenkt maskin er noen av de mulige instruksjonsformatene vist i Figur 2.



Figur 2: Mulige instruksjonsformat.

Instruksjonsformatene for en annen tenkt maskin er vist i Figur 3.



Figur 3: Mulige instruksjonsformat.

- Hvordan relaterer de to maskinene i Figur 2 og 3 til RISC og CISC?
- Er det noen av maskinene som benytter instruksjonsformat av type:
 - null adresse (zero-address) instruksjoner.
 - register-register operasjoner.


Begrunn svaret.

- c. Er det en av de to maskinene i Figur 2 eller 3 som er mer generell enn den andre (tips: general computation)? Begrunn svaret.
- d. Hva er "offset" i sammenheng med "indexed addressing"?

OPPGAVE 4: DATAMASKINER (25%)

- a. Figur 8 og Figur 9 i vedleggene viser forskjellige versjoner av IJVM-mikroarkitekturer. Er "Instruction Set Architecture" (ISA) påvirket av hvilken versjon av IJVM-mikroarkitektur som velges? Begrunn svaret.
- b. Hvordan påvirkes maksimal klokkefrekvens av å endre IJVM-mikroarkitektur fra Figur 8 til Figur 9?
- c. Hva er "ILP" og hvordan påvirker et bytte fra Figur 8 til Figur 9 "ILP".
- d. Hvilken innvirkning har en reduksjon i Δw (Figur 7) på maksimal klokkefrekvens for maskinene i Figur 8 og Figur 9?

IJVM vedlegg



Figur 5: Mikroinstruksjonsformat (IJVM).

F_0	F_1	ENA	ENB	INVA	INC	Function
0	1	1	0	0	0	A
0	1	0	1	0	0	B
0	1	1	0	1	0	$\bar{A}$
1	0	1	1	0	0	$\bar{B}$
1	1	1	1	0	0	A + B
1	1	1	1	0	1	A + B + 1
1	1	1	0	0	1	A + 1
1	1	0	1	0	1	B + 1
1	1	1	1	1	1	B - A
1	1	0	1	1	0	B - 1
1	1	1	0	1	1	-A
0	0	1	1	0	0	A AND B
0	1	1	1	0	0	A OR B
0	1	0	0	0	0	0
1	1	0	0	0	1	1
1	1	0	0	1	0	-1

SLR1 SLL8 Function
 0 0 No shift
 0 1 Shift 8 bit left
 1 0 Shift 1 bit right

Figur 6: Funksjonstabell for ALU (IJVM).






Figure 7: Timing diagram (IJVM).



Figur 8: Alternativ mikroarkitektur I.



Figur 9: Alternativ mikroarkitektur II.